まずは、PowerPCの失敗について定義する必要があるでしょう。ここでは、PowerPCアーキテクチャ全般ではなく、Mac用に供給されていたPowerPCプロセッサについて述べます。
PowerPCプロセッサは、設計者（IBM＋Apple）、製造者（IBM or モトローラ）、利用者（Apple）がそれぞれ異なっていました。設計者としては、より広い市場に届くように望み、製造者としては低いコストで提供を求められ、利用者はハイパワーでありながら低消費電力を求めるという、スタート当初から方向性がバラバラだったように思えます。
幅広い製品に採用してもらえるように（一般化をねらったPReP、CHRP規格など）、Powerプロセッサをスケールダウンして低価格で提供できるようにしてみたものの、他のメーカーによる採用は広がらず、組み込み用途に生き残りを見出そうとしました。
一方で、パソコン向け（ノート、デスクトップ）に採用したAppleは、低消費電力（ノート）、高性能（デスクトップ）というバラバラの要求をし続け、それでいて購入価格を抑えるためにIBMとモトローラの２社を競わせるという体制をとりました。
市場が拡大せず、ちぐはぐな要求を行われ、それでいて安く提供しろというプレッシャーを日々かけられては、チップの提供側としてはやっていられないでしょう。
次に、Apple Siliconが同種の失敗を行うかどうかについて検討してみましょう。
まずは、設計者（Apple）、製造者（Apple＋TSMC）、利用者（Apple）とほぼ自社（＋TSMC）で行えているため、設計変更の要求を行いやすいですし、製造者が一方的に買い叩かれることもありません。利用者が設計者や製造者に無茶な要求をしても社内の調整で済む話です。「方向性の違い」によって分裂する危険性は低いといえます。
低消費電力化と高性能化の２つの方向性についても、まだ第１世代の製品しかモノが見えていませんが、無茶な要求はしないものと推測されています。設計の変更についても、わざわざ別途設計したT2チップをくっつけたり、拡張カードで高価な部品を追加しなくても、CPUの内部に回路を追加すればよい話です。
Appleの理想は、おそらく「コンピュータ」という名前の１つのチップに部品をまとめることであり、Apple Watchのような構成のコンピュータにすることです（コストの問題で理想どおりにはできないとは思いますけれども）。コスト的に無理をしない範囲で実現させていくことでしょう。
ただ、そうはいってもApple Siliconにもアキレス腱は存在します。目下5nmで製造されており、3nmも視野に入っているとしながらも、半導体製造プロセスの微細化はどうやらこのあたりで限界に達するであろうという状況そのものです。
消費電力あたりの性能を向上させるためには、複数のCPUコアを組み合わせて多コア化＆高性能化を行う、というステップを越える必要があります。たぶん、そんなことは解決済みとは思いますが、まだモノを見ていないので不安はあります。
だいたい、Apple Siliconの第１世代であるM1においてトランジスタ数は160億。対して、Intel Core i9-10885Hのトランジスタ数が98億。ここでは勝ち負けとかいう話ではなく、決してM1がモバイル向けのトランジスタ数が少ない製品とはいいがたいレベルにあることがわかると思います。
※トランジスタ数について、もっと新しいIntel CPUの数値を探したのですが見当たらず、このあたりで手を打ちました。たぶん、もっと詳しい方が補足してくださるでしょう
M1後継チップでは、より「大きな面積のプロセッサを製造する」必要があるわけで、この事実をもって半導体製造の難易度が上がる、という話がおぼろげながら見えてくるはずです。
AMDのRyzenがチップレットという形で実現している技術ではありますが、言うほど簡単ではありませんし、実際に組み上げて動かしたら問題が出た、とかいう話もないことはないでしょう。むしろ、トラブルが発生する可能性のほうが高いでしょう。
そうしたトラブルを、設計者、製造者、ユーザーの間でうまく調整して回避していけるかどうかにApple Siliconの今後がかかっていることでしょう。
IT業界の現場の真実 